SynplifyPro教程

发布时间:2015年08月03日 14:08    作者:ChorsMok
SynplifyPro软件简介
    SynplifyPro 针对复杂可编程逻辑设计的功能强大的 FPGA 综合工具 Synplify Pro 是 Synplicity 公司的 FPGA 综合软件。在2001年,DataQquest 的数据统计中,Synplify Pro 占 FPGA 综合市场第一名。Synplify Pro 的客户遍布于通讯、半导体、航空/航天、计算机和军用电子等诸多应用领域,如Philips、Agilent、Cicso、Lockheed Martin、GE、Siemens、Lucent、 Nortel 和 Ericsson等共两千六百多家用户。
1. 目标市场
    提供更高的综合频率和更小的器件面积
    最短的开发周期,增强用户的竞争力

2. 特点
    简单易用
    运行速度快
    综合效果好
    调试能力强

3. 产品描述
    高性能的 FPGA 综合技术随着系统复杂性的增强,可编程逻辑的复杂性也随之增加。高密度的 FPGA 现在已经达到几百万门的规模,速度也在 200MHZ 以上。这种复杂的设计的设计周期,开销和 FPGA 设计工具都承受到了巨大压力。SynplifyPro所独有的特性和极快的运算速度使它成为业界的最流行的也是最强力的综合工具,而且还附加了调试于优化功能。用 SynplifyPro 可以提高您的FPGA设计的性能,缩短开发的时间。如果对项目管理有进一步的要求,例如,管理一个设计的不同版本,SynplifyPro 也提供了这样的功能。

特有的 Retiming 技术
    SynplifyPro 包含了一个强大的新的功能来对电路的时序做优化。通过选择一个开关我们可以让SynplifyPro自动的移动寄存器之间的组合逻辑以达到寄存器之间路径延迟的平衡,这样通常可以提高电路的性能20%以上。Retiming 可以作为一个全局的选项,也可以只针对部分的电路。

可视化的结果
    功能强大的图形用户界面里包括了项目浏览器,命令行输入窗可以支持扩展TCL命令集,日志窗可以显示不同版本的综合结果,并且可以支持BATCH 模式运行

SynplifyPro 的功能特点

    特有的 B.E.S.T 算法和传统的工具相比在极短的时间内对整个设计做优化
    快速的编译时间很大的设计也只需要数分钟
    SCOPE 对设计多层次的约束使设计者能够完全控制综合过程
    设计语言的支持支持VerilogHDL,VHDL及混合语言的设计
    语言的敏感编辑器可以自动对 VERILOG 和 VHDL 进行语法检查
    自动识别 RAM减少了手工例化 RAM 的麻烦
    第三方工具的接口可以和流行的仿真工具和输入工具之间实现互相标识
    有限状态机开发器自动选择状态机的最优编码方式以达到最快的性能
    自动 Retiming自动在组合逻辑中移动寄存器以平衡延迟提高性能
    状态机视图快速调试和查看设计中的所有的状态机
    乘法器和 ROM 的优化自动对 ROM 和乘法器做流水线以达到更快的性能
    创建探针允许把任何信号连到芯片的引脚做测试而不改变源码
    关键路径的互相标识可以在第三方工具的时序报告和 HDL 分析器中互相标识
    HDL 分析器 寄存器传输级的分析调试工具从 HDL 代码中产生 RTL 模块框图,帮助识别关键路径和调试电路功能




·强力的 SynplifyPro 综合技术
    SynplifyPro 带来了无与伦比的电路性能和最有效的可编程设计的资源利用率。和Synplify相同,SynplifyPro的核心算法是Synplicity的 B.E.S.T算法,并且也包括了SCOPE――多级图形约束编辑器来控制结果。
    功能强大简单易用的HDL Analyst 是RTL图形分析和调试的工具,它可以提供门级和更高层的视图,而且可以连接到HDL的源代码。用HDL Analyst 可以方便快速的调试HDL源代码来提高性能。

·有限状态机开发器
    SynplifyPro的一个非常有用的特性就是它的FSM EXPLORER,增强的有限状态机编译器(FSM compiler). FSM EXPLORER可以自动的识别有限状态机并且对状态机的不同编码方式做评估,然后根据约束条件选择最佳的编码方式。FSM可以被显示成状态转移图使结果更加易读。这种图形界面对调试非常有用。

·流水线
    可以提高算术操作的性能。SynplifyPro可以自动的移动ROM和乘法器内部的寄存器来创造流水线。

·Amplify Physical Optimizer
    Amplify Physical Optimizer 是SynplifyPro的一个选项,它可以尽可能好的发挥FPGA的性能。作为业界的第一个也是唯一的一个物理综合器,Amplify 可以利用RTL图来对设计做出物理约束,这种同时考虑布局和逻辑优化的新的算法比单独做逻辑综合最多可以提高40%以上的性能。

·设计工具接口
    SynplifyPro和很多仿真器如NC-VERILOG, NC-VHDL, Active-hdl, Modelsim及speedwave 等许多仿真器都有接口,并且集成了布局布线工具的接口如 Actel, Altera,Atmel, Cypress, Lattice, Lucent, QuickLogic, Triscend及Xilinx.

欢迎分享本文,转载请保留出处:/thread-151925-1-1.html     【打印本页】
您需要登录后才可以发表评论 登录 | 立即注册

回顶部
网站地图