Andes RISC-V CON 11/8北京登场 聚焦RISC-V最新应用

发布时间:2018年11月06日 10:11    作者:eechina
关键词: RISC-V , 晶心
32/64位嵌入式CPU核心供货商晶心科技将于11月8日在北京中关村领创空间举办「Andes RISC-V CON」,除了将介绍晶心AndeStar™ V5高效处理器核心最新系列产品,还邀请到RISC-V基金会执行总监Rick O’Connor,分享「RISC-V ISA & Foundation Overview」,谈谈基金会对于RISC-V的布局。中国RISC-V产业联盟秘书长滕岭则将代表联盟对大会发表祝贺,并分享产业联盟共同发展RISC-V产业的战略与邀请。

除此之外,会议一开始将由晶心科技总经理林志明和技术长苏泓萌分别以「Unleashing Chip Design Barrier With RISC-V」和「Comprehensive RISC-V Solutions for Diversified SoCs」为题,聚焦RISC-V为IC设计所带来的革命性发展。这次会议还邀请到许多来自芯片设计公司、FPGA厂等专业讲者:Imagination销售总监王强主讲「Imagination PowerVR GPU & AI Solution」;Inside Secure大中华区总经理官恒治则从安全切入,主讲「Security Solutions of RISC-V」;京微齐力CEO王海力博士主讲「新型异构可编程计算芯片技术展望」;RT-Thread CEO熊谱翔由物联网的角度出发主讲「RT-Thread助力RISC-V IoT发展」;最后由Imperas的VP Marketing Kevin McDermott主讲「Cycle Approximate Timing Simulation of Andes RISC-V Processors」。

另外,北京清华大学教授、深鉴科技联合创始人汪玉博士将担任座谈会主持人,与晶心科技技术长苏泓萌、Inside Secure大中华区总经理官恒治、京微齐力应用工程总监潘勇以及中国科学院信息工程研究所研究员兼CNRV双周简报主笔宋威等专家,一同谈谈「Is RISC-V Ready for Your Design?」。

RISC-V是加州柏克利大学起草的一个开放式的指令集架构(ISA),其特点是精简、可模块化、可扩充,而其弹性及开放式架构的特性已带动生态系快速的成长。在RISC-V基金会成立之后,RISC-V ISA在CPU领域引起高度瞩目,目前已有多家大型系统公司及IC设计公司加入RISC-V阵营共同推动RISC-V技术继续的发展。由于RISC-V精简、可扩展的架构,相当适合物联网、人工智能、服务器、通信等等多项新兴热门应用,配合具有爆发成长潜能的生态系,未来发展不可限量。

此次活动信息网址:http://www.andestech.com/Andes_RISC-V_CON/2018/ch/index.html

此次会议信息微信邀请函:https://x.eqxiu.com/s/I1bzx0u0

关于Andes RISC-V CON

开源指令集架构(ISA)RISC-V近年来迅速兴起,并发展成新一代主流嵌入式处理器技术,拥有丰富生态系以及不断增加的新兴应用。为了强化业界在RISC-V上的合作,Andes RISC-V CON将聚焦于介绍RISC-V的优势以及有潜力的商业策略。晶心科技为专业及可信赖的RISC-V处理器和解决方案供货商,并已于近期推出多款新一代基于RISC-V的处理器。希望藉由Andes RISC-V CON,能帮助其他业者更快速推出基于RISC-V ISA的创新设计。
欢迎分享本文,转载请保留出处:/thread-549594-1-1.html     【打印本页】
您需要登录后才可以发表评论 登录 | 立即注册

相关文章

回顶部
网站地图